Линг сумматоры
 |
Бу мәкаләгә башка Википедия мәкаләләре сылтамыйлар. Зинһар, ярдәмчене кулланып, кабул ителгән киңәшләргә күрә сылтамалар куегыз.
|
Электроникада сумматор ул ике санның n-бит суммасын исәпли торган комбинатор яки бер-бер артлы дәвамлы мантыйк элементы. Линг сумматорлары аеруча тиз сумматор булып тора һәм Эйч. Лингның тигезләмәләрен кулланып ясалган һәм гадәттә биполяр комплементар металл-оксид ярымүткәргечләрендә кулланыла. Hewlett Packard-ның Сэмюэл Наффцигер 1996 ел ISSCC-ында Линг тигезләмәләренә нигезләнгән Комплементар-металл ярымүткәргечләргә нигезләнгән 0,5 мкм лы инноватив 64 битлы сумматорын тәкъдим иткән. The Naffziger сумматоры тоткарлануы вакыты 1 наносекундтан азрак яки 7 FO4 булган. Түбәндә тәфсилрәк мәгълүмат өчен Наффцингер документларын карый аласыз.
Тышкы сылтамалар[үзгәртү | вики-текстны үзгәртү]
- H. Ling, "High Speed Binary Parallel Adder", IEEE Transactions on Electronic Computers, EC-15, p. 799-809, October, 1966.
- H. Ling, "High-Speed Binary Adder", IBM J. Res. Dev., vol.25, p. 156-66, 1981.
- R. W. Doran, "Variants on an Improved Carry Look-Ahead Adder", IEEE Transactions on Computers, Vol.37, No.9, September 1988.
- N. T. Quach, M. J. Flynn, "High-Speed Addition in CMOS", IEEE Transactions on Computers, Vol.41, No.12, December, 1992.
- S. Naffziger, "A Sub-Nanosecond 0.5um 64b Adder Design", Digest of Technical Papers, 1996 IEEE International Solid-State Circuits Conference, San Francisco, 8-10 Feb. 1996, p. 362 –363.
- S. Naffziger, "High Speed Addition Using Ling's Equations and Dynamic CMOS Logic", U.S. Patent No. 5,719,803, Issued: February 17, 1998.
 |
Бу — электроника турында мәкалә төпчеге. Сез мәкаләне үзгәртеп һәм мәгълүмат өстәп,  Википедия проектына ярдәм итә аласыз.
|